

DIALOG(R)File 352:Derwent WPI
(c) 2004 Thomson Derwent. All rts. reserv.

009034586 **Image available**

WPI Acc No: 1992-161943/199220

XRPX Acc No: N92-121413

**Solid-state image sensor for image scanner - has wiring structure in
which high-melting-point metal buried layer is placed between wiring
layer and metal oxide electrode NoAbstract Dwg 1/11**

Patent Assignee: FUJI XEROX CO LTD (XERF)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
JP 4048780	A	19920218	JP 90155047	A	19900615	199220 B

Priority Applications (No Type Date): JP 90155047 A 19900615

Patent Details:

Patent No	Kind	Lan Pg	Main IPC	Filing Notes
-----------	------	--------	----------	--------------

JP 4048780	A	7		
------------	---	---	--	--

Title Terms: SOLID; STATE; IMAGE; SENSE; IMAGE; SCAN; WIRE; STRUCTURE;
HIGH

; MELT; POINT; METAL; BURY; LAYER; PLACE; WIRE; LAYER; METAL; OXIDE;
ELECTRODE; NOABSTRACT

Derwent Class: U11; U13; U14; W02

International Patent Class (Additional): H01L-021/32; H01L-027/14;

H04N-001/02; H04N-005/33

File Segment: EPI

DIALOG(R)File 347:JAPIO
(c) 2004 JPO & JAPIO. All rts. reserv.

03683680 **Image available**
WIRING STRUCTURE AND IMAGE SENSOR

PUB. NO.: 04-048780 [JP 4048780 A]
PUBLISHED: February 18, 1992 (19920218)
INVENTOR(s): FUJIMAGARI KEIJI
 OKADA JUNJI
 SAKAI YOSHIHIKO
APPLICANT(s): FUJI XEROX CO LTD [359761] (A Japanese Company or
 Corporation), JP (Japan)
APPL. NO.: 02-155047 [JP 90155047]
FILED: June 15, 1990 (19900615)
INTL CLASS: [5] H01L-027/146; H01L-021/3205; H04N-001/028; H04N-005/335
JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 44.6
 (COMMUNICATION -- Television); 44.7 (COMMUNICATION --
 Facsimile)
JAPIO KEYWORD: R096 (ELECTRONIC MATERIALS -- Glass Conductors)
JOURNAL: Section: E, Section No. 1211, Vol. 16, No. 240, Pg. 12, June
 03, 1992 (19920603)

ABSTRACT

PURPOSE: To lower the resistance at a connecting part and to lower an wiring resistance by a method wherein, at a wiring structure and at an image sensor provided with the structure, a high-melting-point metal is laid between an electrode composed mainly of a metal oxide and a wiring connected to the electrode.

CONSTITUTION: A barrier metal layer 28 composed of molybdenum(Mo) is laid between a discrete electrode 24 and a signal deriving wiring 27. Instead of molybdenum(Mo), other high-melting-point metals (e.g. Ti, TiN, Ni, Cr, Ta, W) may be used for the barrier metal layer 28. A contact hole 26 is formed in an layer insulating film 25 formed by coating a polyimide; a resist is removed. A molybdenum(Mo) film is formed and patterned; the barrier metal film 28 is formed so as to cover the bottom part of each contact hole 26. Then, an aluminum(Al) film is formed and patterned; the signal deriving wiring 27 connected to each discrete electrode 24 is formed via the barrier metal layer 28. When the barrier metal layer 28 is laid, it is possible to prevent Al from being diffused and to ensure the good electrical connection of the discrete electrode 24 to the signal deriving wiring 27.

?

⑫ 公開特許公報(A) 平4-48780

⑤ Int. Cl.³

識別記号

庁内整理番号

⑬ 公開 平成4年(1992)2月18日

H 01 L 27/146
21/3205
H 04 N 1/028
5/335

Z
W

9070-5C
8838-5C
8122-4M
6810-4M

H 01 L 27/14
21/88

C
R

審査請求 未請求 請求項の数 2 (全7頁)

⑭ 発明の名称 配線構造及びイメージセンサ

⑮ 特 願 平2-155047

⑯ 出 願 平2(1990)6月15日

⑰ 発 明 者 藤 曲 啓 志 神奈川県海老名市本郷2274番地 富士ゼロックス株式会社
海老名事業所内
⑰ 発 明 者 岡 田 純 二 神奈川県海老名市本郷2274番地 富士ゼロックス株式会社
海老名事業所内
⑰ 発 明 者 酒 井 義 彦 神奈川県海老名市本郷2274番地 富士ゼロックス株式会社
海老名事業所内
⑰ 出 願 人 富士ゼロックス株式会 東京都港区赤坂3丁目3番5号
社
⑰ 代 理 人 弁理士 阪 本 清 孝 外1名

明 細 書

1. 発明の名称

配線構造及びイメージセンサ

2. 特許請求の範囲

(1) 金属酸化物を主体とする電極と、この電極上に形成され、高融点金属から成るバリア層と、このバリア層上に形成された配線とを有する配線構造。

(2) 請求項1の配線構造を有するイメージセンサ。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体素子の配線構造及び、ファクシミリやイメージスキャナ等の画像入力部に用いられ、前記配線構造を有するイメージセンサに関する。

(従来技術)

原稿に密着して画像を読み取るイメージセンサは、複数の受光素子をライン状に配置した受光素子アレイと、これを駆動する駆動回路から構成される。各受光素子に発生した電荷は、各受光素子

を順次選択するスイッチにより一本の出力線に時系列的に抽出されるようになっている。

受光素子部分は、例えば第4図に示すように、絶縁基板21上にクロム等の金属から成り、図の表裏方向に帯状となる共通電極22、アモルファス半導体層23、金属酸化物を主体とする透明導電性部材(酸化インジウム・スズ(ITO))から成り、図の表裏方向にドット分離型に形成された個別電極24を順次積層して構成され、前記各個別電極24は、ポリイミドから成る層間絶縁膜25に形成されたコンタクト孔26を介して信号引き出し配線27にそれぞれ接続されている。

上記共通電極22にはバイアス電圧が印加されており、原稿面からの反射光が上部側より入射すると、光電流に応じた電荷が発生し、信号引き出し配線27から読み取りが行われる。

(発明が解決しようとする課題)

上記受光素子の構造によれば、信号引き出し配線27となるアルミニウム(Al)を層間絶縁膜25上にスパッタリング等で着膜する際、アルミ

ニウム拡散により金属酸化物を主体とする個別電極24(ITO)とアルミニウム(A1)との界面に損傷を与える場合がある。

その結果、コンタクト孔26でITO/A1コンタクト抵抗値が増加し、イメージセンサの読み取り出力の低下、各受光素子での出力の不均一化、読み取りスピードの劣化などの不都合が生じ、イメージセンサの性能を低下させるという問題があった。

本発明は上記実情に鑑みてなされたもので、金属酸化物を主体とする電極と、この電極に接続される配線との間で良好な接合状態を確保できる配線構造を提供することを目的とする。

(課題を解決するための手段)

上記従来例の問題点を解決するため請求項1の発明は、配線構造において、金属酸化物を主体とする電極と、この電極上に形成され、高融点金属から成るバリア層と、このバリア層上に形成された配線とを有することを特徴としている。

また、請求項2の発明は、イメージセンサにお

する。

すなわち、絶縁基板21上にクロム等の金属から成る帯状の共通電極22、アモルファス半導体(a-Si)、透明導電性部材(酸化インジウム・スズ(ITO))から成り、図の表裏方向にドット分離型に形成された個別電極24及びアモルファス半導体層23を順次形成し、複数のフォトダイオードを形成する。そして、全体にポリイミドを塗布して層間絶縁膜25を形成し、更にレジストを塗布及び露光してレジストパターンを形成し、エッチング処理により前記層間絶縁膜25にコンタクト孔26を形成し、レジストを除去する。

次に絶縁基板21上全面に対しN₂プラズマによりボンバードメントを施す。これは、ポリイミドの層間絶縁膜25を着膜後、フォトリソ法によりエッチングする際のエッチング不足や、ポリイミドを塗布時に膜厚が不均一になるのに起因してコンタクト孔26形成時にコンタクト孔26内に生じたポリイミドの残渣を除去するためのものである。N₂プラズマによるボンバードメントは、

いて、前記配線構造を有することを特徴としている。

(作用)

本発明によれば、金属酸化物を主体とする電極と、この電極に接続される配線との間に高融点金属を介在させることにより、接続部分の抵抗を低くして配線抵抗を下げることができる。

(実施例)

本発明の一実施例について図面を参照しながら説明する。

第1図はイメージセンサの受光素子部分の断面図であり、第4図と同一構成をとる部分については同一符号を付している。

本実施例では、個別電極24と信号引き出し配線27との間にモリブデン(Mo)から成るバリアメタル層28を介在させている。このバリアメタル層28はモリブデン(Mo)の代わりに、他の高融点金属(例えばTi, TiN, Ni, Cr, Ta, W)を用いてもよい。

上記バリアメタル層28は次のようにして形成

不活性ガスであることからO₂、プラズマに比べて酸化等による下地への影響がないため、個別電極24(ITO)の表面に悪影響を与えず、コンタクト抵抗が増加するのを防ぐことができる。ここでN₂の代わりにAr等の不活性ガスを用いてもよい。

次いで、モリブデン(Mo)を着膜してパターンニングを行ない、各コンタクト孔26底部を覆うようにバリアメタル層28を形成する。次にアルミニウム(A1)を着膜し、パターンニングして前記バリアメタル層28を介して各個別電極24に接続される信号引き出し配線27を形成する。

上記実施例によれば、バリアメタル層28を介在させたことによりA1拡散を防ぎ、個別電極24と信号引き出し配線27との良好な電氣的接続を確保することができる。

また上記実施例において、フォトダイオードとしてショットキー以外のpin構造のものであってもよい。

また、ITOの代わりに他の非晶質材料(a-

SiC, a-SiGe)等を用いても良い。

また受光素子以外の半導体素子(例えばスイッチング素子)にも適用することができる。

次に上記のような配線構造を、フォトダイオードとブロッキングダイオードとを極性を逆向きに直列に接続した受光素子を複数個ライン状に並べて形成されるイメージセンサに適用した場合の実施例について説明する。

従来この種のイメージセンサは、例えば第5図及び第6図に示すように、読み取り回路側のフォトダイオードPDと駆動回路側のブロッキングダイオードBDとが互いに逆極性になるように直列に接続して一つの受光素子を形成し、この受光素子を絶縁基板1上に図の表裏方向に複数個ライン状に並べて構成される。このイメージセンサの各ダイオードは、光電変換層3a, 3bを下部電極2と上部電極4とで挟み少なくとも一方のダイオードの一方の電極が透明電極(第5図ではフォトダイオードの下部電極2a、第6図では下部電極2全体)で形成されている。

すなわち、第8図に示すイメージセンサの1ビットを参照して説明すると、上述したようにフォトダイオードPDの容量 C_p に放電量に応じた電荷が再充電される場合、フォトダイオードPDが走査される際、ブロッキングダイオードBDはスイッチング素子として作用するので、ブロッキングダイオードBDのV-I特性は第9図の実線で示されるように急激に立ち上がる特性が望ましい。また、フォトダイオードPDに前記放電量に応じた電荷が再充電される際、第10図に示すように、フォトダイオードPDの容量 C_p 、ブロッキングダイオードBDの抵抗 R_D 、ローディング抵抗 R_L 、配線抵抗 R_s とすると、時定数 $C_p \times (R + R_D + R_s)$ に依存してフォトダイオードPDに再充電される。従って、時定数 $C_p \times (R + R_D + R_s)$ は小さい方が好ましい。

しかしながら、特開昭58-56363号に示されたイメージセンサによれば、ダイオードへの比抵抗の高い高融点金属や透明電極を用いたり、ネサ膜の透明電極とA1で形成された配線との接

上述の構成のイメージセンサの等価回路は第7図に示すようになり、次のようにして電荷の読み出しが行われる。

すなわち、シフトレジスタSRによってフォトダイオードPDが走査されて順次信号が印加され、フォトダイオードPDは逆方向にバイアスされる。そして、走査が一巡する間にフォトダイオードPDに光が照射され、その光の照射光量に応じた電荷が放電される。そして、次にリセット信号(読み出しパルス)をシフトレジスタSRによって順次印加し、各フォトダイオードPDに前記放電量に応じた電荷が再充電され、このときローディング抵抗 R_L を流れる電流により出力端子 T_{out} に生じる電位を信号として読み出すものである(特開昭58-56363号、特開昭61-242068号、特公昭62-59469号公報参照)。

上記イメージセンサの読み取り速度は、ブロッキングダイオードBDのスイッチング特性と、フォトダイオードの容量、配線抵抗、ローディング抵抗で決まる時定数の2つで制限される。

統部分でコンタクト抵抗が高くなる構造を有しているものもあり配線抵抗が増加し、読み取り速度が遅くなるという欠点があった。

また、特開昭61-242068号及び特公昭62-59469号に示されたイメージセンサ(第5図及び第6図)によれば、各ダイオードの上部電極4a, 4b上若しくは各ダイオード上へ直接、接続配線9若しくは配線7a, 7bを形成しているので、接続配線9や配線7の成膜時にダイオードへダメージを与え、また配線材料にA1を使用した場合にはA1が拡散してダイオードのスイッチング特性が劣化し、読み取り速度が遅くなるという欠点があった。更にこの構造では、各ダイオードの一对の電極で形成される容量以外に配線部分とダイオードの下部電極2とで絶縁層5を挟んだ部分で容量が形成され、読み取り速度が遅くなるという欠点があった。

そこでこれらの欠点を解消するため、フォトダイオード、ブロッキングダイオード直列接続型イメージセンサに上述した配線構造を適用した実施

例について、第2図を参照しながら説明する。

この受光素子は、ガラス等から成る絶縁基板1と、クロム (Cr) 等の金属から成る下部電極2a, 2b, a-Si:H等の光電変換層3a, 3b, 酸化インジウム・スズ等の透明部材から成る上部電極4a, 4b, ポリイミド等の絶縁層5を絶縁基板1上に順次積層およびパターンニングして形成した読み取り回路側のフォトダイオードPD及び駆動回路側のブロックングダイオードBDと、これらのフォトダイオードPD及びブロックングダイオードBDを覆う絶縁層5と、この絶縁層5に形成されたコンタクト孔6a, 6bと、このコンタクト孔6a, 6bを介して前記フォトダイオードPD及びブロックングダイオードBDの上部電極4a, 4bにバリアメタル層8a, 8bを介して接続される引き出し配線7a, 7bと、から構成されている。フォトダイオードPDの上部は、上方より光が照射されるように受光エリアAが形成され、ブロックングダイオードBDの上部は、引き出し配線7bによって覆われることにより遮

光されている。

バリアメタル層8a, 8bは引き出し配線7a, 7bと同じパターン形状で形成され、高融点金属(例えばTi, TiN, Ni, Cr, Ta, Mo, W)又はこれらの合金を材料としている。

ブロックングダイオードBDの上部電極4bと引き出し配線7bとが接続されるコンタクト部(コンタクト孔6b)は、下部電極2b上以外の部分に形成されている。言い換えれば、ブロックングダイオードBDのコンタクト部分の下方には、下部電極2bが存在しないように構成されている。

また、フォトダイオードPDの下部電極2aは、受光エリアの面積と同じ大きさで形成されている。すなわち、フォトダイオードPDの上部電極4aと引き出し配線7aとが接続される部分の下方には、下部電極2aが存在しないように構成されている。

次に上述した受光素子の製造プロセスについて第3図(a)乃至(e)を参照しながら説明する。

絶縁基板1上にクロム (Cr), チタン (Ti)

、タンタル (Ta) 等の金属を蒸着又はスパッタ法により700Å程度の膜厚に着膜する。

前記着膜された金属をフォトリソグラフィ法でパターンニングを行ない、フォトダイオードPD及びブロックングダイオードBDの下部電極2a, 2bを形成する。下部電極2aはフォトダイオードPDの受光エリアと同じ面積になるような大きさとし、下部電極2bはセンサの駆動に必要な十分な順方向電流が得られる電極サイズ以外の部分は、できる限り小さいサイズとしてコンデンサとしての容量を減らし時定数を小さくするように構成している。

次いで光電変換膜3' (a-Si及びn型又はp型にドーピングされたa-Si)をP-CVD法により全面に着膜する。光電変換膜3'はpin, pi(ip), in(ni), i型のいずれでもよく、p層は100%のシラン(SiH₄)ガス中にジボラン(B₂H₆)ガスを1%ドーピングすることで作製し、i層は100%のシラン(SiH₄)ガス中にホスフィン(PH₃)ガス

を1%ドーピングすることで作製する。着膜温度は200~250℃とし、膜厚はp層及びn層については1000Å以下であり、i層については0.5~2μmとする。

光電変換膜3'を形成した後、酸化インジウム・スズ(ITO)4'をスパッタ法を用いて800Å程度の膜厚で全面に着膜する。

光電変換膜3'及び酸化インジウム・スズ(ITO)4'をフォトリソ法によりパターンニングを行なって光電変換層3a, 3b及び上部電極4a, 4bを形成し、サンドイッチ構造のフォトダイオードPD及びブロックングダイオードBDを形成する。光電変換膜及び酸化インジウム・スズ(ITO)は、レジスト形成後、同一マスクを用いてまず酸化インジウム・スズ(ITO)を混酸(HCl:HNO₃:HF, O=1:0.8:8)溶液でウェットエッチングし、続いて光電変換膜をCF₄, SF₆, CCl₄, C₂F₆, 等のガスを単独又は混合した雰囲気中でドライエッチングを行なう。

次いで、ポリイミド(日立化成製PIX-14

00又はPIX-8803、東レ製フォトニース等)を1 μ m程度の膜厚で塗布し、所望の箇所にコンタクト孔6a、6bを形成する。コンタクト孔6a、6b形成場所としては、フォトダイオードPD及びブロッキングダイオードBDともに、下部電極2、光電変換層3、上部電極4のサンドイッチ構造以外の部分に作製する。これは、後述する配線層着膜時に、ITOで形成された透明電極4にスパッタ法又は蒸着による配線材料のメタルが拡散しても、ダイオード部分に影響を与えないようにし、ダイオードの劣化(リーク電流が大きくなる)を防止するためである。また、上記実施例においては、光電変換層3a、3bのドーピング層(図示せず)は光電変換層3a、3bのa-Si層と同じパターンで形成したが、光電変換層3a、3bの金属電極2a、2b側のドーピング層(p層若しくはn層)を金属電極2a、2b上のみに形成すれば、更にダイオードの劣化を防止することができ、容量も低減できる。

次に、配線材料としてバリアメタル(Cr、T

a、Ti、TiN、Ni、Mo又はこれらの合金)をスパッタ法又は蒸着により500Å程度の膜厚に着膜する。前記バリアメタルは上部電極4となるITOと配線材料(A1)とのコンタクト抵抗を下げるために設けたものである。

バリアメタル着膜後、配線材料(A1)をスパッタ法又は蒸着により着膜し、フォトリソ法により一枚のマスキングでレジストパターン(図示せず)を形成し、配線材料(A1)をリン酸にてエッチングし、更にバリアメタルをエッチングして引き出し配線7a、7b及びバリアメタル層8a、8bを形成する。この際、バリアメタルをモリブデン(Mo)で形成すれば、配線材料(A1)と同じエッチング液を使用することができ、プロセスが簡便になる。

本実施例では、ブロッキングダイオードBDを、その上部が遮光された構造としたが、上部を遮光せずブロッキングダイオードにフォトダイオードの機能をもたせてもよい。すなわち、駆動回路側のダイオードにブロッキングダイオードの機能が

あれば、フォトダイオードの機能は2個のダイオードの片方若しくは両方にあってもよい。

また実施例では1ラインのイメージセンサを用いて説明したが、受光素子を2次元に並べれば2次元のイメージセンサにすることができる。

さらに、実施例では上部より光が入射する構造のイメージセンサについて説明したが、第5図及び第6図の従来例のように、下部から光が入射する構造のイメージセンサとしてもよい。この場合、絶縁基板1を透明部材で形成し、下部電極2a、2bを透明電極とし、従来例の第6図に示すように、ブロッキングダイオードBDの下方に遮光膜10と同様の効果を有するものを形成すればよい。

また、第11図に示すように、読み取り回路に積分器Sを用いた場合、フォトダイオード部の容量が減ると入力部容量を減らせることになるので、積分器Sで発生するノイズが減少しS/N比を向上させることができる。

本実施例によれば、配線と上部電極との間に、高融点金属又はこれらの合金を介在させることに

より、接続部分の抵抗を低くして配線抵抗を下げるので、センサの信号読み取りの時定数を小さくでき、読み取り速度の向上を図ることができる。

また、下部電極に対向しない部分にコンタクト部分を形成するので、配線を形成する際に生じる配線材料の拡散と成膜する際のダメージによるダイオードの劣化を防止でき、ダイオードのV-I特性を良好にしてセンサの読み取り速度の向上を図ることができる。

更に、配線下部の不要な電極部分を除去できるので、ダイオードの容量を減らすことができ、センサの信号読み取りの時定数を小さくでき読み取り速度の向上を図ることができる。

(発明の効果)

請求項1の配線構造によれば、配線と電極との間に、高融点金属を介在させることにより、接続部分の抵抗を低くして配線抵抗を下げるので、配線と電極との間で特性が良好な接合を確保することができる。


請求項2のイメージセンサによれば、配線抵抗を下げることで、イメージセンサの読み取り出力の低下、各受光素子での出力の不均一化、読み取りスピードの劣化などを防止し、イメージセンサの性能の向上を図ることができる。

4. 図面の簡単な説明


第1図は本発明実施例のイメージセンサの受光素子の断面説明図、第2図はフォトダイオードとブロッキングダイオードとを極性を逆向きに直列に接続した受光素子から成るイメージセンサに本発明を適用した実施例の受光素子の断面説明図、第3図(a)乃至(e)は本実施例の受光素子の製造工程説明図、第4図乃至第6図は従来のイメージセンサの受光素子の断面説明図、第7図はイメージセンサの等価回路図、第8図は受光素子1ビットの等価回路図、第9図はダイオードのV-I特性を示す図、第10図は受光素子1ビットの等価回路図、第11図は読み取り回路に積分器を有するイメージセンサの等価回路図である。

- 1 ……絶縁基板
- 2 a, 2 b ……下部電極
- 3 a, 3 b ……光電変換層
- 4 a, 4 b ……上部電極
- 5 ……絶縁層
- 6 a, 6 b ……コンタクト孔
- 7 a, 7 b ……引き出し配線
- 8 ……バリヤメタル層
- PD ……フォトダイオード
- BD ……ブロッキングダイオード
- A ……受光エリア
- 21 ……絶縁基板
- 22 ……共通電極
- 23 ……半導体層
- 24 ……個別電極
- 25 ……層間絶縁膜
- 26 ……コンタクト孔
- 27 ……信号引き出し配線
- 28 ……バリヤメタル層


第1図



第4図




第2図




BEST AVAILABLE COPY


第 3 図




第 5 図




第 6 図




第 7 図




第 8 図



第 9 図



第 10 図



第 11 図

